職位職責
- 使用SystemVerilog和UVM搭建並執行模塊／全芯片驗證。
- 完成仿真、迴歸、覆蓋率收斂及故障注入驗證。
任職要求
- 必需：SystemVerilog及UVM驗證技能。
- 加分項：車規芯片驗證經驗。
- 半導體、電子或相關專業本科學歷。
- 英語或日語可作為工作語言，非要求兩者同時具備。
- 具有相關實務經驗，願意長期在日本現場工作。
工作地為日本，具體地點、薪酬、僱傭條件、到崗日期及搬遷／簽證支持需按崗位確認。
SystemVerilog · UVM · Functional coverage · Fault injection