← Kembali ke jawatan kosong
Jepun; tapak kerja tertentu, gaji, syarat pekerjaan, tarikh mula dan penempatan semula/visa sokongan mesti disahkan untuk tugasan.
SystemVerilog · UVM · Liputan berfungsi · Suntikan kerosakan
Tanggungjawab
- Bina dan jalankan pengesahan modul/cip penuh dengan SystemVerilog dan UVM.
- Urus simulasi, regresi dan penutupan liputan, termasuk pengesahan suntikan kesalahan.
Keperluan
- Kemahiran pengesahan SystemVerilog dan UVM diperlukan.
- Diutamakan: pengalaman pengesahan cip automotif.
- Ijazah Sarjana Muda dalam semikonduktor, elektronik atau bidang yang berkaitan.
- Kemahiran bekerja dalam bahasa Inggeris ATAU Jepun; kedua-duanya tidak diperlukan oleh ringkasan ini.
- Pengalaman praktikal yang berkaitan dan kesediaan untuk bekerja di tapak di Jepun untuk jangka masa panjang.