岗位职责
- 使用SystemVerilog和UVM搭建并执行模块／全芯片验证。
- 完成仿真、回归、覆盖率收敛及故障注入验证。
任职要求
- 必需：SystemVerilog及UVM验证技能。
- 加分项：车规芯片验证经验。
- 半导体、电子或相关专业本科学历。
- 英语或日语可作为工作语言，非要求两者同时具备。
- 具有相关实务经验，愿意长期在日本现场工作。
工作地为日本，具体地点、薪酬、雇佣条件、到岗日期及搬迁／签证支持需按岗位确认。
SystemVerilog · UVM · Functional coverage · Fault injection