주요 업무
- SystemVerilog·UVM 기반 모듈/전체 칩 검증.
- 시뮬레이션, 회귀, 커버리지 클로저 및 결함 주입 검증.
지원 자격
- SystemVerilog와 UVM 검증 역량 필수.
- 차량용 칩 검증 경험 우대.
- 반도체·전자 또는 관련 전공 학사 학위.
- 영어 또는 일본어로 업무 수행 가능. 두 언어 모두가 필수인 것은 아닙니다.
- 관련 실무 경험 및 일본에서 장기간 현장 근무 의향.
일본 근무. 구체적인 근무지, 보수, 고용 조건, 입사일 및 이주·비자 지원은 개별 확인이 필요합니다.
SystemVerilog · UVM · Functional coverage · Fault injection