← Kembali ke jawatan kosong
Jepun; tapak kerja tertentu, gaji, syarat pekerjaan, tarikh mula dan penempatan semula/visa sokongan mesti disahkan untuk tugasan.
MCU · Verilog · RTL · Sintesis · Penutupan masa
Tanggungjawab
- Bangunkan Verilog RTL untuk teras dan persisian MCU.
- Lakukan sintesis, penutupan masa dan ulasan reka bentuk dengan pertimbangan keselamatan dan kebolehpercayaan.
Keperluan
- pengalaman seni bina dan reka bentuk persisian MCU.
- Kemahiran reka bentuk Verilog RTL; pengalaman cip automotif diutamakan.
- Ijazah Sarjana Muda dalam semikonduktor, elektronik atau bidang yang berkaitan.
- Kemahiran bekerja dalam bahasa Inggeris ATAU Jepun; kedua-duanya tidak diperlukan oleh ringkasan ini.
- Pengalaman praktikal yang berkaitan dan kesediaan untuk bekerja di tapak di Jepun untuk jangka masa panjang.