← सभी भूमिकाएँ
जापान में भूमिका; कार्यस्थल, वेतन, नियुक्ति शर्तें, आरंभ तिथि तथा स्थानांतरण/वीज़ा सहायता की पुष्टि अलग से होगी।
MCU · Verilog · RTL · Synthesis · Timing closure
जिम्मेदारियाँ
- MCU कोर व पेरिफेरल के लिए Verilog RTL विकास।
- सुरक्षा व विश्वसनीयता के साथ सिंथेसिस, टाइमिंग क्लोज़र और डिज़ाइन समीक्षा।
योग्यता
- MCU आर्किटेक्चर और पेरिफेरल डिज़ाइन अनुभव।
- Verilog RTL कौशल; ऑटोमोटिव चिप अनुभव वांछनीय।
- सेमीकंडक्टर, इलेक्ट्रॉनिक्स या संबंधित विषय में स्नातक डिग्री।
- अंग्रेज़ी या जापानी में काम करने की क्षमता; दोनों भाषाएँ अनिवार्य नहीं हैं।
- संबंधित व्यावहारिक अनुभव और जापान में लंबे समय तक ऑन-साइट काम करने की इच्छा।